PAT-NO:

JP404119634A

DOCUMENT-IDENTIFIER:

JP 04119634 A

TITLE:

THIN FILM SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF

PUBN-DATE:

April 21, 1992

INVENTOR - INFORMATION:

NAME

HIROTA, MASANORI

FUSE, MARIO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI XEROX CO LTD

N/A

APPL-NO:

JP02239004

APPL-DATE:

September 11, 1990

INT-CL (IPC): H01L021/336, H01L021/22, H01L021/225,

H01L029/784

### ABSTRACT:

PURPOSE: To manufacture a thin film semiconductor device in excellent controllability characteristics by a method wherein, the title manufacture is provided with the film formation process to laminate a thin film amorphous silicon layer on an impurity holding film and the

photoenergy irradiating process to thermal-diffuse the conductivity type impurity

of the impurity holding film in the amorphous silicon layer to be simultaneously crystallized

into a polysilicon layer with the low concentration

conductivity type impurities led- therein.

CONSTITUTION: An amorphous silicon layer 22 is pulse-irradiated using an excimer laser to instantaneously melt down the layer 22 and then phosphorus atoms are thermal-diffused in the layer 22 from an impurity holding film 21 to evenly form a low concentration led-in region while the amorphous silicon layer 22 is crystallized to form a polysilicon layer 2 doped with the low concentration phosphorus atoms. On the other hand, the polysilicon layer 2 is pulse- irradiated using the excimer laser and a gate electrode G as a mask so as to form a source electrode S and a drain electrode D. Through these procedures, the title thin film semiconductor device in excellent controllability characteristics can be manufactured easily and without fail.

COPYRIGHT: (C) 1992, JPO&Japio

⑩日本国特許庁(JP)

① 特許出願公開

#### 平4-119634 @公開特許公報(A)

@int.Cl. \*

驗別記母

庁内整理番号

四公開 平成4年(1992)4月21日

H 01 L

8518-4M 8518-4M E P

> 311 Y H 01 L 29/78 9056-4M 審査請求 未請求 請求項の数 2 (全7頁)

**翻発明の名称** 

薄膜半導体装置とその製造方法

魔 平2-239004 邻特

頤 平2(1990)9月11日 多出

Œ ②空 明 者 炡

Œ 紀 神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所內

@発明者 マリオ 裄 旒

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

富士ゼロツクス株式会 创出 頭 人 社

東京都港区赤坂3丁目3番5号

弁理士 中村 外2名 @代 屋 人

1. 発明の名称

浮膜半導体装置とその製造方法

- 2. 特許請求の範囲
- (リ) 基板と、

この基板に設けられ活性器を構成する薄膜のポ リシリコン層、

とを備える釋腹単導体設置において、

上記ポリシリコン層内に低速度の導電型不能物 が導入されていることを特徴とする洋膜半導体装

(2) 特許護求の範囲第1項記載の薄膜半導体製置 の製造方法において、

上記基板上に導電型不純物を係待する不純物係 持皮膜を成膜し、かつ、この不純物保持皮膜面上 に薄膜のアモルファスシリコン屋を後離する成膜 工程と、

このアモルファスシリコン層へ光エネルギを照 **計し上記不能物保持皮膜の準電型不純物をアモル** ファスシリコン層内に熱拡散させると共に、アモ

ルファスシリコン層を結晶化させて低濃度の導電 型不能物が導入されたポリシリコン層にする光エ ネルギ照射工程、

とを具備することを特徴とする薄膜半導体装置の 製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、エレクトロルミネッセンスディスプ レイ、液晶ディスプレイ等各種装置の駆動用等に 利用される薄膜単準体装置に係り、特に、制御券 性に使れた薄膜半薄体装置とその製造方法に関す るものである。

〔従来の技術〕

この種の芽膜半導体装置として MOS型半導体を 例に挙げて説明すると、第4箇一第3回に示すよ うにガラス基故(a)と、このガラス基故(a) 上に設けられたポリシリコン層(b)と、このポ リシリコン層(b)の函能部に接続されたソース 電框(S)・ドレイン電極(D)と、路線族を介 しポリシリコン暦(b)上に投けられたゲート電

特問平4-119634(2)

種(G)とでその主要部を娘成する袋屋が知られ ている。

そして、この MOS型半導体袋配においては、上 にフース電極(S)・ドレイン電優(D) 間にド レイン電圧(V。)を印加し、かつ、ゲート電極 (G) に所定のゲート電圧(V。)を印加するこ とでポリシリコン層(b)にチャンネルが形立れ る一方、上記ゲート電圧(V。)を下げて『しき い値電圧 V FH』 以下にすると上記ポリシリニン にチャンネルが形成されなくなり、半導体 後種は OPP状態となって、上述した各種装屋の駆動 用等に利用されているものである。

#### (発明が解決しようとする課題)

ところで、この間の MOS型連携半導体装置において活性器を構成するポリシリコン層(b)には、イントリンシックのポリシリコンが適用されている関係上このポリシリコン器(b)内のキャリア数が少なく、上記ゲート電極(G)に所定の電圧

ては、ガラス、石英等の絶縁性基数の他、表面に 絶縁度を成膜することを条件に金属等の導電性基 板も適尾できる。

また、ポリシリコン層内に導入される導電型で不 純物としては、この手段を n 型の薄原半導体装置 に適用した場合、リン、アンチモン、ひ繋等5 価 の原子が利用でき、一方、 p 型の薄膜半導体装置 に適用した場合においては、アルミニウム、ガリウム、ボロン、インジウム等3 価の原子が利用で き、また、その導入機度は上記はリシリコン器 半導体としての特性を維持できる程度の低濃度に 投定することを要する。

一方、請求項2に係る発明は、

請求項1に係る薄膜半導体装置の製造方法を前 提とし、

基板上に導電型不純物を保持する不純物保持皮膜を収限し、かつ、この不統物保持皮膜面上に薄膜のアモルファスシリコン層を積層する成膜工程と、

このアモルファスシリコン層へ光エネルギを照

を印加してキャリアを誘起させようとしてもチャネル形成領域にキャリアが異まり着く『しきい頃電性 Vial が高くなる欠点があり、かつ、ポリシリコン暦(b)の結晶粒界面でのキャリアのトラップ数も多いことから上記『しきい箱電影Vial が経時的に変動し易い欠点がありその制御特性が悪い問題場があった。

本発明は以上の問題点に着回してなされたもので、その課題とするところは、制御特性に優れた 薄膜半導体装置とその製造方法を提供することに ある。

(課題を解決するための学殿)

ずなわち日東頂しに係る発明は、

基板と、

この基数に設けられ活整層を構成する程限のポ リシリコン層、

とを備える薄膜半導体設置を前提とし、

上記ポリシリコン層内に低濃度の導電型不軌間 が導入されていることを特徴とするものである。

この請求領1に係る発明において上記藝板とし

射し上記不載物源特皮膜の導度型不能物をアモルファスシリコン層内に熱拡散させると共に、 アモルファスシリコン層を結晶化させて迅速度の導質 型不純物が導入されたポリシリコン層にする光エネルギ照射工程、

とを具備することを特徴とするものである。

この請求項2に係る発明において返喫工程における不能物深持皮塊としては、この手段を n 型の構製半導体装置に適用した場合、リン、アンチモン、ひ業等 5 価の原子を保持する材料が利用でき、一方、p 型の薄膜半導体装置に適用した場合においては、アルミニウム、ガリウム、ボロン、インジウム等 3 価の原子を保持する材料が利用できる。

以下、この不純物保持皮族に適用できる具体的 材料名とその成態方法について説明する。

『『型の薄銭半導体装置』

- ◎ 5 値の原子を含むシリコン器:
  - ①Si:P··· SiB. とPH. の混合ガスを用いたプラズマCYB 法又は減圧CYB 法、PH. とAr界 國気中のシリコンのスパックリング社。

特閒平4-119634(4)

ファスシリコン層内に熱拡散させると共に、アモ ルファスシリコン層を結晶化させて延渡度の尊勉 型不純物が導入されたポリシリコン層にする光エ ネルギ照射工程、

とを具備しているため、

以下、本発明を MOS型の薄膜半導体装置に適用 した実施例について図面を参照して様細に説明する。

すなわち、この実施例に係る薄膜半導体装置は、 第1図〜第2回に示すようにガラス基根(1)と、 このガラス基板(1)上に忠謀され導電型不純物

祭まり易くなり、この結果、この薄壌半導体装置 における『しきい催電狂 V + n』が低くなると共に、

上記ポリシリコン層(2)の結晶粒界面でキャリアが多数トラップされてもドープされたリン原子により上記チャネル形成領域に新たなキャリアが結絡されるため(しきい値電圧 V 7×4 の経時的変動が起こり難くなる。

姓って、薄膜半導体装置の特性を長期に図って 保持でき、その制御毎性が向上する利点を育して いる。

#### 『建度未遺体が響め割浮工程』

以下、この実施例に係る薄膜半導体装置の製造 工程を認前を参照して詳細に説明する。

まず、第3図(A)に示すようにガラス善復 (商品名コーニング7055)(L)面上に、 586~ 500℃、 0.5~1.0Torr の条件下、シランガスと 水業粉駅のホスフィンガス(含有PH: : 19pc)を 用いた減圧CVD 法により厚さ数10人のシリコン製 不能物保持皮膜(2i)を成課し、かつ、この面上 であるリン原子が10\*\*stoas/cd経度ドープされたポリシリコン層(2)と、このポリシリコン層(2)と、このポリシリス子がドープをれたと、これに設けられたをiOi製のアープをれたン層(2)上に設けられたをiOi製のアート絶縁度のリン原子がドープがはれたがiOi製のアートを経過ですが、子がしたがある。というのが、これが固定に設けられたSINi製のをはくく)と、これが固定に関けるほど(4)に設けられた関ロ(5)を介しているを以び、2)とでその主要部が構成されているものである。

をして、この実施例に係る MOS型の利限半導体 製酒においては、活性層を構成する上記ポリシリ コン暦 (2) 内に101\* atoms/ d記程度のリン原子が ドープされているため、その分、世来の半導体装 置に較べてポリシリコン圏(2) 内のキャリア数 が多くなり、上記ゲート電極(G) に所定の電圧 を印加した場合、チャネル形成領域にキャリアが

に真空を破らずにシランガスを用いた減旺 CYO 依により仰さ 1090~5000 A のアモルファスシリコン 届 (22) を連続的に飛聴する。

尚、上記絵座SVD 法における反応ガスの遊量条件については以下の通りである。 すなわち、

『不能物媒络皮膜(21)』

Sin (シラン) :水乗希釈のホスフィン

『アモルファスシリコン暦 ( 22) 』

SIR. (>>>) = 190 SCCM

- 100:100 SCCM

次いで、第3図(B)に示すように上記アモルファスシリコン階(22)面へ、波長 308smの ket I エキシマレーザを用い、エネルギ密度 150~1000 mJ/ doの条件下、繰り返し濁波数 50Hzで 1~100 パルス照射してアモルファスシリコン層(22)を瞬時に動解させると共に、不終物保持皮膜(21)からリン原子をアモルファスシリコン層(22)内へ熟鉱散させて10 \*\* atoms/d 程度の単連度導入領域を一様に形成し、かつ、上記アモルファスシリコン層(22)を結晶化させて低震度のリン原子が

特關平4-119634(3)

- ②Si:Sb 、SI:As …Sb又はAsをドープしたSi のスパッタリング法、 SiB, と AsB, 、あ るいは SiB, と SbB, の混合ガスを用いた プラズマCVD 法。
- @リンを含んだ \$i0; 襞(PSG):

Sil. とPB, と O. の過合ガスを用いた常任 CVD 法、滅圧CVD 法、又は、プラズマCVD 法、 及び、SOC(強作焼成酸化膜) 座布法。

- ®リンを含んだ壁化シリコン酸(SiN): SiH、とNH」とPH、の複合ガスを用いたブラ ズマCVC 法。
- ②リンを含んだ炭化ケイ素(SiC): Sill、とCH、とFB、の混合ガスを見いたブラ ズマCYD 法。

#### 『p型の薄膜半導体装置』

- ◎3個の膜子を含むシリコン膜:
  - ①SI:AI … SiH. と有機金属ガスであるトリ メチルアルミニウム(TMA) の混合ガスを用 いたプラズマCVD 法。

より上記アモルファスシリコン圏を融解し、この 散解されたアモルファスシリコン圏内へ上記不能 物保持度額より不純物を熟鉱散させることができ、 かつ、アモルファスシリコン圏を結晶化させるこ とが可能なものなら任意であり、例えば、Ar\*、 Kr\*等のイオンレーザや、CO。等のガスレーザ、 及び、ArF、XeCt、KrF等のエキシマレーザ等が 通用できる。

そして、上記不統物保持皮膜の膜厚とこの皮膜中の不純物濃度、及び、上記光源からの光エネルギの照射パワーや服射時間を通算調整することでポリンリコン海内へ熱拡散させる不純物の拡散量や並散距離を制御でき、従って、必要な濃度の導電型不純物をポリンリコン層内の所定部位に導入することが可能となる。

尚、これ等請求項!~2に係る発明の適用範囲については、上述した MOS型の薄膜半等体数置に 適用できる価、薄膜のポリシリコン層を活性層と する『バイボーラ型』の薄膜半導件袋屋にも適用 可能である。

- ②Si:8… SiE. と B.H. の混合ガスを同いた プラズマCVD 法。
- ③Si:Ga ··· S(B、と有機金属ガスであるトリメチルガリウム(TMG)の混合ガスを用いたブラズマCVD 法。
- ④Sí:ia … SiB、と有機金属ガスであるトリメチルインジウム(TMI)の混合ガスを用いたプラズマCVB 法。
- ②ボロンを含んだ \$(0、 競(B\$G): 8iB、と 8iB、と 0;の没合ガスを用いたプラズマCY0 法、 \$(B、と BiB、と NiO の混合ガスを用いたプラズマCY0 法。
- ©ポロンを含んだ電化シリコン膜(SiP): S(H、とNH, と B,H, の混合ガスを用いたプラズマCVD 法。
- ®ポロンを含んだ炭化シリコン膜(SiC): SIN、とCH、と B.H。の組合ガスを用いたプラスマCVA 法。

次に、上記光エネルギ魚射工程における光原と しては、これ等光原から風劇された熱エネルギに

#### (作用)

請求項目に係る強明によれば、

上記ポリシリコン層の結晶核界面でキャリアが 多数トラップされても導入された導電型不転的より新たなキャリアが結婚されるため「しまい復讐 圧Vivalの移時的変動が起こり難くなる。

一方、請求項2に係る発明によれば、

上記舗板上に導電型不執物を保持する不純物係 特弦線を披膜し、かつ、この不純物保持皮膜面上 に薄膜のアモルファスシリコン器を機能する成態 工程と、

このアモルファスシリコン書へ光エネルギを周 射し上記不純物祭符皮護の導電型不純物をアモル

特閒平4-119634(5)

ドープされたポリシリコン層(2)を形成する。

次に、結晶化されたポリシリコン屋(2)上の所定部位に第3図(C)に示すようにフォトレジスト層(r)を形成し、フォトレジスト層(r)から露出するポリシリコン暦(2)と不統物に下のは(なり)とを第3図(D)に示すように下がったを検練用の原さ1000人のSiO・膜(30)を破壊すると共に、同じく減圧CVB 法にで収入のリンドーブポリシリコン膜(G')を破壊する(第3図目参駆)。

樹、上記蔵圧CVD 法における成興条件について は以下の通りである。すなわち、

f SiO.映 (30) j

ガラス悪板(1)温度:400~430℃ ガス流量:84R4:01:He=30:50:1000 SCCN

压力: 0.8Tore

『リンドープポリシリコン膜(G')』 ガラス基板(l) 温度:500 ~ 600 ℃

示すような層間絶縁睫(4)を形成した後、ウェットエッチング法にて上記層間絶縁襞(4)に関ロ(5)を開設し、かつ、アルミニウム製の配線部(6)を形成して第3回(J)に示すようなMaS型の薄膜半導体数量を得た。

尚、この製造方法においては、上記ゲート電極(G)をマスクにし水業希沢のPII。ガス雰囲気中においてXeCiのエキシマレーザを照射してソース電極(S)・ドレイン電極(D)を形成しているが、この形成方法に変えて、例えばPSG 版(リン原子を保持するSiO。膜)をゲート電極(G)とポリシリコン羅(2)上に成態し、かつ、この団上からエキシマレーザを脳耐してソース電極・ドレイン電極(S)(D)を形成してもよい。

前求項1に係る処明によれば、

(発乳の効果)

ポリシリコン層内に低速度の導電型不純物が導入されているためポリシリコン層内のキャリア数が多くなり、例えば、この手段を MOS型の弾眼学等体装置に適用した場合、この導入された準電型

ガス流量: 5iHa: 水気特別のPH, (!ppm) = 180:100 SCCM

且方:0.5 ~1.0Torr

更に、ソース電極(S)・ドレイン電極(D) が形成された箇上にプラズマCYO 法にで7000人の ナイトライド(SiN」)を成験して第3図(!)に

不純物よりキャリアが供給されてチャネル形成領域にキャリアが集まり易くなり、この結果、『しきい値電圧Vャ』』が低くなると共に、

上記ポリシリコン階の結晶位界面でキャリアが 多数トラップされても導入された薄電型不純物より新たなキャリアが補給されるため《しきい値電 氏ソsu》の経時的変動が起こり難くなる。

従って、薄膜半導体装選の制御特性が向上する 効果を有している。

一方、請求項?に係る発明によれば、

不純物保持皮膜の薬原とこの皮膜中の薄電型不純物保持皮膜の薬原とことでポリシリコン層内へ無拡散させる不純物の拡散量を制御できることにお光潔のパワーや照射時間を導置顕整することによってもポリシリコン層の拡散量並びに拡散距離を制御でき、この結果、低速度の導電型不純物が導入されたポリシリコンの重を確実に形成することが可能となる。

従って、制御特性の優れた薄膜半導体袋量を容 嬰に、かつ、確実に製造できる効果を育している。

## 特開平4-119634(6)

21: 不純物政特及課 22: アモルファスレジコン屋


#### 4. 図面の簡単な説明

第1図~第3図は本発明の実施例を示しており、 第1図は実施例に係る MOS型の建築半導体装置の 最略斜視図、第2図は第1図のII-II面断面図、 第3図(A)~(J)は実施例に係る MOS型の存 寒半停件整置の製造工程図を夹々示し、また、第 4 図は従来の MOS型の海豚半導体設置の摂略斜視 図、第5図は第4図のVーV箇断面図である。

(符号説明)


- (1) …ガラス基板
- (2)一ポリシリコン層
- (21) …不純物保持皮健
- (22) …アモルファスシリコン層


特 許 此 願 人 富士ゼロックス株式会社 代 蓮 人 弁理士 中 村 智 膜(外2名)














(D)

# 特別平4-119634(7)

第 4 図

